PONTIFÍCIA UNIVERSIDADE CATÓLICA DO RIO DE JANEIRO - PUC RIO

ENG1414

**Laboratório 6**

Marcos Vinicius Araujo Almeida

Felipe Gonzalez

Rio de Janeiro, Outubro de 2022

1. Circuito 74193

Para a construção do circuito com o circuito 74193, usamos o contador assíncrono 74193, usando um reset dinâmico para a ciclagem.

Diagrama, Esquemático

Descrição gerada automaticamente

O Chip recebe na sua entrada PL, uma combinação de portas lógicas que são ligadas quando:

* O número retornado pela saída foi 23 e o contador está em modo crescente
* O número retornado pela saída é 7 e o contador está em modo decrescente

As entradas CPU e CPD são sempre invertidas uma em relação a outra, sendo ligadas no CLOCK e na chave.

Os circuitos foram cascateados usando as saídas TCU e TCD ligando nas entradas CPU e CPD respectivamente.

As entradas de D0, D1, D2 e D3 foram usadas em ambos os chips, para representar os números 7 e 23, em binário.

As saídas Q0, Q1, Q2 e Q3 foram ligadas nos displays de 7 segmentos.

1. Circuito 74193

Diagrama, Esquemático

Descrição gerada automaticamente

Para a criação desse circuito, a ideia se manteve a mesma da questão anterior.

Nesse caso o UP/DOWN foi acoplado em uma única entrada, por isso usamos apenas a entrada da chave seletora

A saída TC do primeiro chip foi conectada na entrada CE do segundo, para inibir o CLOCK do segundo.

Ambos os CLOCKS foram conectados no pulser.

A saída desse circuito se encontra em BCD.